PCB设计-深圳市通泰智造技术开发有限公司

PCB设计

通泰PCB设计团队拥有10多年PCB设计经验，100+工程师队伍，服务20多个[敏感词]，1000+家客户。 [敏感词]40层设计，25Gbps差分信号100cm，支持业界主流设计工具：Allegro，Pads，Mentor Expedition, 设计类型：高速、模拟，数模混合，高密、高压、高功率、射频，背板、ATE，软板、软硬结合板，铝基板等。高速设计领域处于优先地位，对高速板材、工艺有深入的研究和技术积累。

设计能力	Design EXP
[敏感词]设计pin数	6W
[敏感词]连接位	4W
[敏感词]设计层数	40L
单板[敏感词]设计功耗	360W
HDI	1+N+1,2+N+2,.....X+N+X
告诉差分对设计	2009	10Gbps,76cm
	2012	14Gbps,100cm
	2013	28Gbps,10.6cm

Pin数量y	交期（工作日）
0-1000	3-5
2000-3000	5-7
4000-5000	8-12
6000-7000	12-15
8000-9000	15-18
10000-13000	18-20
14000-15000	20-22
16000-20000	22-30
快交期	10000pin/6 天

PCB设计案例

Intel 工控主板

设计要求：
产品采用intel H81芯片组，Mini-ITX板型，搭载DDR3L。功能较多，双Realtek RTL8111E，PCIE 16X, 10个不同类型的COM串口、PRINT、LVDS、MSATA、MPCIE、SATA Port、8*USB、VGA接口、PS/2、音频接口和插针等等，整板布局较密集。
我司对策：
充分规划，并行设计，合理利用现有空间，同时处理好电源的干扰问题。
客户反馈：
该板[敏感词]版调试顺利。

通讯主控板

设计难点：
PCB尺寸小，板子密集度高，采用latters的CPLD和TI的PFGA。
4个connector要扣在一块底板上，其中有3个connector基本都是差分信号，使得BGA内部出线非常困难，密集的板中间还挖出4个定位孔。
设计方法：
按我司一贯原则，保证信号的前提下，要求做到器件整齐、外观漂亮。
信号设计根据BGA出线评估多层板设计，保证信号满足信号完整性要求，保证BGA供电电流足够。
客户反馈：
[敏感词]板调试成功，通讯视频信号清晰。

Pin通讯板设计仿真案例

介绍：
此板共6万多pin，客户要求在1个多月内完成设计、仿真及制板，而且客户原理图还没有终确定，板上小电压大电流的电源种类多，且接口类型繁多，[敏感词]只列举比较有代表性的。
接口：SFP+、Interlaken、QPI、PCIE3、DDR4和DDR3信号等
标准：SFF8431,QPI3.0,PCIE3.0,JESD79-4,JESD79-3E等
速率：10.3125Gbps, 12.5Gbps,8Gbps等
仿真描述：
1、高速串行信号如PCIE3和QPI信号，采用的是Intel的平台，平台对损耗有基本的要求，即损耗需要满足如下要求：• -0.80 dB/inch at 4 GHz and -1.60 dB/inch at 8 GHz for stripline routing• -0.84 dB/inch at 4 GHz and -1.68 dB/inch at 8 GHz for microstrip routing通过对板上线路进行损耗评估，若采用普通FR4损耗不满足上面的要求，因此必须更换更低损耗的板材，终通过仿真评估，在不改动现有线宽/间距和满足阻抗及损耗的条件下，终采用介电常数比较小的TU872SLK-sp。

多层背板案例

设计难点：
本项目背板上有数十对高达10G的信号，客户对背板信号完整性非常关注。
我司对策：
通泰电子经过多年来积累的行业资源，通过与客户密切的沟通，并与客户的PCB板供应商、连接器供应商密切合作，利用仿真手段先行进行了包含子板和背板的系统仿真，并且对客户的背板信号规划提出了合理化建议，使我司的设计布线策略、层叠划分取得了客户的认可。
在后续的PCB设计工作中，又对具体的高速信号的布线进行了优化设计。
后结果：
整个项目体现了通泰电子在高端产品的行业积累和项目组织能力，获得了客户高层的一致肯定,背板成功通过功能测试，指标达到预期！